Catorce universidades, entre ellas la de Extremadura, y centros de investigación españoles, coordinados por el Instituto de Microelectrónica de Barcelona (IMB-CNM), han constituido la Red-RISCV para desarrollar hardwarde de código abierto, con los que ganar independencia y reducir los riesgos de monopolio.
La red, que se ha presentado públicamente esta semana en la Escuela de Ingenieros de la Universidad Autónoma de Barcelona (UAB), cuenta con el apoyo del Ministerio de Innovación y Ciencia, ha suscitado el interés de 25 empresas y entre los centros que lo integran figura el Barcelona Supercomputing Center.
También forman parte las universidades de Barcelona, Autónoma de Barcelona, Cantabria, Complutense de Madrid, A Coruña, Extremadura, Islas Baleares, Murcia, Politécnica de Cataluña, Politécnica de Valencia, Rovira i Virgili de Tarragona y Zaragoza.
El proyecto comenzó a fraguarse en 2010 en la Universidad de Berkeley como una necesidad para reducir la enorme complejidad de los repertorios de instrucciones de los microprocesadores y ahora se ha materializado en la Red-RISC-V, que nace como red de investigación en torno a las arquitecturas de hardware de código abierto.
El director del Barcelona Supercomputing Center (BSC), Mateo Valero, ha afirmado que "la mayor contribución de RISC-V consistirá en facilitar un entorno de sinergias colaborativas entre estos tres actores fundamentales, investigación, formación y prospectiva industrial".
La Red-RISCV permitirá crear extensiones especializadas en campos como la criptografía o la inteligencia artificial, renovar y reorientar los currículos académicos, una mayor participación de la industria en los procesos formativos y ser una apuesta de futuro para empresas tecnológicas de todo tipo y tamaño.
Otro de los objetivos que persigue este proyecto es fijar un hardware reducido, estándar, modular y abierto que pueda tener extensiones para ámbitos de aplicación específica, y evite o limite los sobrecostes por regalías y desarrollo, según han explicado sus impulsores, entre los que está el Centro Superior de Investigaciones Científicas (CSIC).
"Las nuevas arquitecturas RISC-V de ISA (Instruction Set Architecture) abierto ofrecen una oportunidad para ganar en independencia tecnológica, aumentar las garantías de un hardware más robusto y seguro, reducir los riesgos de monopolio y facilitar la competencia del mercado", ha señalado el coordinador de la red RISCV, Lluís Terés.
La Red-RISCV se gestó junto con el desarrollo del proyecto 'Lagarto', el primer procesador con repertorio de instrucciones ISA RISC-V de código abierto desarrollado en España y que ha dado unos resultados superiores a los esperados.
El hito de 'Lagarto' es que está desarrollado en base a un ISA abierto en su totalidad y, sobre todo, que es el primer procesador de código abierto creado en España, con la ambición de contribuir como uno de los primeros embriones de los futuros procesadores europeos.
Noticias relacionadas
-
No se ha podido acceder al contenido, vuelve a intentarlo más tarde.